ARRAY SUBSTRATE FOR DISPLAY DEVICE AND ITS MANUFACTURE

Patent Number:

JP11258625

Publication date:

1999-09-24

Inventor(s):

MACHIDA MASAHIKO

Applicant(s):

TOSHIBA CORP

Requested Patent:

☐ JP11258625

Application Number: JP19980061107 19980312

Priority Number(s):

IPC Classification:

G02F1/136

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To actualize a high aperture ratio even when a display screen is made highly fine and to prevent a pixel defect due to etching residues as to the array substrate used for a plane display device such as a liquid crystal display device and its manufacture. SOLUTION: The TFT type plane display device is characterized by that signal lines, source electrodes (126b), and drain electrodes (126a) are formed into a three-layered stack metal film (125), the 1st and 3rd metal films are formed of molybdenum metal films of 5 to 30 nm in thickness, and the 2nd metal film is formed of an aluminum(Al) metal film or aluminum-neodymium(Al- Nd) alloy (2 mol.% Nd) to a thickness of 300 nm.

Data supplied from the esp@cenet database - I2

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特關平11−258625

(43)公開日 平成11年(1999)9月24日

(51) Int.CL° G0 2 F 1/136 和利利等

500

F: G02F 1/136

500

印空密求 未治常 武水東の以5 OL (全 12 頁)

はり出題辞号

物域平10-6/107

(71) 卅國人 (100)023078

株式会社東芝

(22) 山鮫日

平成10年(1998) 3月12日

种兹川県川岛市华区福川町72倍地

(72) 光明岩 「中田 歌節

会太弟 **邮** 803站条: 义能令市役战双匈炎

社双艺短路工组内


(74)代與人 介與土 宮田 庶子 (941名)

(54) 【発明の名称】 表示基督用アレイ写植及びその組造方法

60【要約】

【課題】 液晶表示装置等の平面表示装置に用いられる表示装置用アレイ基板及びその製造方法において、表示画面の高精齢化に対しても高開口率を実現できるとともに、エッチング受査による画表不良の発生を防止できるものを与える。

『解決手段』 TFT方式の平面表示装置において、信号線(III、ソース電極(B)及びドレイン電極(B) を三層積層金属膜(B)とし、この第1及び第3金属膜を厚さ5~30 nmのモリブデン金属膜により構成し、第2金属膜をアルミニウム(A1)金属膜またはアルミニウムーネオジム(A1 - Nd)合金(2モル%Nd)で厚さ300 nmに構成する。



【特許諸求の範囲】

【請求項1】 基板上に配置される走査線と、この上に配 置される第1絡器膜と、この上に配置される半導体膜 と、前記半導体膜に電気的に接続されるソース電極及び ドレイン電極とを含む薄膜トランジスタと、

前記ドレイン電極から導出されて前記走査線と略直交す る信号線と、前記ソース電極と電気的に接続される画素 電極とを備えた表示装置用アレイ基板において、 前記信号線、走査線、ドレイン電極及びソース電極は、

前記半導体膜と略同一の輪導研が状であり

少なくとも前記信号線が、モリブデンを主体とする導電 層、またはモリブデンを主体とする第1及び第3導電層 と、アルミニウムを主体とし前記第1導電層と前記第3 導電層との間に配置される第2導電層とを含む導電層と から構成されることを特徴とする表示装置用アレイ基 板。

【請求項2】前記第2導電層が、下記(i)~(viii) からなるグループより選択される少なくとも一つの添加 元素を、これら添加元素の合計含量で0.5~10モル %含むアルミニウム合金であることを特徴とする請求項 1記載の表示装置用アレイ基板。

(i)ネオジム(Nd)又はその他の希土類元素、 i) イットリウム (Y) 又はその他の3 (IIA) 族元 素、(iii)ジルコニウム(Zr)又はその他の4(M A) 族元素、(N) タンタル (Ta) 又はその他の5 (VA) 族元素、(v)モリブデン(Mo)又はその他 の6 (VIA) 族元素、(vi) 銅 (Cu) 又はその他の1 1 (IB) 族元素 (vii) ニッケル (Ni)、及び、 (vii) ホウ素(B)。

【請求項3】前記添加元素が、ネオジム(Nd)、イットリウム(Y)、スカンジウム(Sc)、サマリウム (Sm)、及びガドリニウム (Gd) からなるグループ より少なくとも一つ選択されることを特徴とする請求項 2記載の表示装置用アレイ基板。

【請求項4】前記第1及び第3金属層の厚さが5~50nmであることを特徴とする請求項1記載の表示装置用 アレイ基板。

【請求項5】 基板上に配置される走査線と、この上に配 置される第1終録段と、この上に配置される第1半導体 膜と、前記第1半導体膜に電気的に接続されるソース電 極及びドレイン電極とを含む薄膜トランジスタと、 前記ドレイン電極から導出されて前記走査線と略直交す る信号線と

前記ソース電極と電気的に接続される画素電極とを備え た表示装置用アレイ基板の製造方法において、 前記第1半導体膜上に前記第1半導体膜よりも低抵抗の

第2半導体膜を堆積した後、

モリブデンを主体とする導電層、またはモリブデンを主体とする第1及び第3導電層と、アルミニウムを主体とし前記第1導電層と前記第3導電層との間に配置される

第2導電層とを含む導電層を堆積する工程と 前記導電層、前記第1及び第2半導体膜をパターニング することにより前記信号線、前記ソース電極、及び前記 ドレイン電極とを形成する工程とを含むことを特徴とす る表示装置用アレイ基板の製造方法。

【発明の詳細な説明】 [0001]

【発明の属する技術分野】本発明は、液晶表示装置等の 平面表示装置に用いられる表示装置用アレイ基板に関す

[0002]

【従来の技術】近年、CRTディスプレイに代わる平面型の表示装置が強んに開発されており、中でも液晶表示 装置は軽量、薄型、低消費電力等の利点から特に注目を

集めている。 【0003】各表示画素毎にスイッチ素子が回還された 光透過型のアクティブマトリクス型の液晶表示装置を例にとり説明する。アクティブマトリクス型液晶表示装置 アレイ基板と対向基板との間に配向膜を介して液晶 層が保持されて成っている。アレイ基板は、ガラスや石 英等の透明絶縁基板上に複数本の信号線と走面線とが格 子状に配置され、各交点部分にアモルファスシリコン (以下、a-Si:Hと略称する。)等の半導体薄膜を 用いた薄膜トランジスタ(以下、TFTと略称する。) が接続されている。そしてTFTのゲート電極は走査線 に、ドレイン電極は信号線にそれぞれ電気的に接続さ れ、さらにソース電極は画素電極を構成する透明導電材 料、例えばITO OrdenTin Bioble 電気的に接続さ れている。

【0004】対向基板は、ガラス等の透明絶縁基板上に ITOから成る対向電極が配置され、またカラー表示を 実現するのであればカラーフィルタ層が西ごされて構成 されている

【0005】ところで、上記したアレイ基板の作成の際 には、成膜及びパターニングが複数回繰り返されるが、 この回数が多く成るほど工程数が多くなり製造コストが 増大するとともに、製品学留まりの低下の原因ともなる。このような問題点に対処すべく特願平7-2586 15においては、上記成膜及びパターニングの回数を少 なくできるアレイ基板が提案されている。

【0006】TFT部は、透明絶縁基板上にアルミニウ ム(Al)ーイットリウム(Y)合金からなる走査線自体の一部をゲート電極とした逆スタガ構造をなしてお り、このゲート電極上に酸化シリコン、窒化シリコン等 からなる第1絡を関が、さらにこの上にはアモルファスシリコン薄膜等からなる第1半導体層が形成される。そ して、第1半導体層の上の略中央部には窒化シリコン等 からなる半導体層保護環が形成されており、この半導体 層保護膜の左右両側には、n+型アモルファスシリコン 等の低抵抗の第2半導体層からなるコンタクト層が形成 されている。

【0007】このコンタクト層の上には、モリブデン (Mo)ータングステン(W)合金からなるソース電極、ドレイン電極、及び、ドレイン電極から導出される信号線が形成されている。

[0008]

【発明が解決しようとする課題】上記のような液晶表示装置においては、信号線、ソース電極及びドレイン電極を形成する際に、RIE(Rative Im Eding)法によりこれらMo-W合金膜とその下の第1及び第2半導体膜を一括してパターニングするが、この際に、タングステンシリサイドが生成し、これが「エッチング残渣」と呼ばれる付着性のゴミとなる。このエッチング残渣は、洗浄度が推積されるとリークパスを形成するので、ソース電極とドレイン電極との間の間が頂頭或(アイストッパー個所)に堆積された場合等に、画表の不良を引き起こす。

【0009】また、Mo-W合金は十分な低抵抗化を達成することが困難であり、このため高精細の平面表示装置を作成するためには信号線の幅を太くすることにより信号線の西線抵抗が過大になるのを防ぐ必要がある。しかし、それでは開口率を損い好ましくない。信号線の配線抵抗が過大になると、信号線信号の波形の歪み等が生じるため画像の不均一化による画質の低下を招く。

じるため画像の不均一化による画質の低下を招く。 【0010】このため、信号線とソース及びドレイン電極を低抵抗のAlで構成することが考えられた。しかし、Al面線では、ITOからなる画表電極との接触面でオーミックなコンタクトが取れずTFTの動作不良を招くと共に電食が発生するおそれがある。また、Al金属面の反射率が極めて高いために露光工程における露光精度が損なわれる。さらに、この上に絶縁膜を形成する必要があるため、熱工程によりAlにヒロック等の変形が生じることがある。ヒロックが生じると、絶縁膜の層間や縁性の低下が起こり、アレイ基板の歩留を著しく低下させることになる。

【0011】そこで、本発明は、上記問題点に鑑み、エッチング残渣やヒロックによる絶縁不良や電食及び非オーミックコンタクト等に起因する製品が留まりの低下が防止される表示装置用アレイ基板及びその製造方法を提供することを目的としている。

【0012】また、この発明は、高精細化されても閉口 率を損なうことのない表示装置用アレイ基板及びその製 造方法を提供することを目的としている。

[0013]

【課題を解決するための手段】本発明は、基板上に配置される走査線と、この上に配置される第1絶縁類と、この上に配置される第1絶縁類と、この上に配置される半導体膜と、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜ト

ランジスタと、前記ドレイン電極から導出されて前記走 査線と略直交する信号線と、前記ソース電極と電気的に 接続される画案電極とを備えた表示装置用アレイ基板に おいて、前記信号線、走査線、ドレイン電極及びソース 電極は、前記半導体膜と略同一の輪郭所がであり、少な くとも前記信号線が、モリブデンを主体とする導電層、 またはモリブデンを主体とする第1及び第3導電層と、 アルミニウムを主体とし前記第1導電層と前記第3導電 層との間に配置される第2導電層とを含む導電層とから 構成されることを特徴とする表示装置用アレイ基板にあ る。

【0014】諸末項5の表示装置用アレイ基板の製造方法においては、基板上に配置される走面線と、この上に配置される第1絶縁膜と、この上に配置される第1半導体膜と、この上に配置される第1半導体膜と、この上に配置される第1半導体膜と、この上に配置される第1半導体膜と、前記第1半導体膜に電気的に接続されるタン、電極とを備えた表示装置用アレイを重点的に接続される画をとを備えた表示装置用アレイ基板の製造方法にもなる事をとを備えた表示装置用アレイ基板の製造方法なも低と、前記第1半導体膜と明道第1半導体膜を増積した後、モリブデンを主体が記第1半導体膜を増積を指すが表すを主体とする第1及がまる事電層と、アルミニの上で記載を発展する第3導電層との間に配置される第2等面層との間に配置される第2等面層との間に配置される第2等面層との間に配置される第2等面層を増積する工程と、前記がしてパターニンが多りにより前記信号線、前記ソース電極、及び前記ドレイ基板の製造方法にある。

【0015】以上のような構成により、大画面化、高精細化に対しても表示画面の開口率及び均一表示性を損なうことがなく、配線形成後に比較的高温のプロセスを経てもヒロックが生じない。また、実質上エッチング残資を生成しない。

[0016]

【発明の実施の形態】以下、本発明の第1の実施例の液晶表示装置似こついて図1から図13に基づいて説明する。

【0017】この液晶表示装置(似は、カラー表示が可能な光透過型であって、図2に示すように、アレイ基板(凹と対向基板)のとの間にポリイミド樹脂から成り、互いに直交する方向に配向処理が成された配向膜(いぬ)を介して、ツイスト・ネマチック(TN)液晶が保持されている。また、アレイ基板(凹と対向基板)のとの外表面には、それぞれ偏光板(凹)の形が貼り付けられて構成されている。

【0018】図1は、アレイ基板(IIの概略平面図を 示すものであり、図中の下側が液晶表示装置(Dの画面 上側に位置するものであって、図中下側から上側に向か って走査線が順気選択されるものである。

【0019】アレイ基板(加は、ガラス基板(加圧) 配置される480本の走査線(加を含み、各走査線(1 100一端は、ガラス基板(III)の一端辺(III)側に引き出され、斜め西線部(III)を経て走査線ペッド(IX)で電 気的に接続される。なお、走査線(Wixt、Al-Nd 合金膜(WipとMo膜(Wip)二層構造である。 【0020】アレイ基板団は、ガラス基板団と 走査線(加)と略直交する1920本の信号線(加)を含み、各信号線(加はガラス基板(加)の他の一端Z(加 的則に引き出され、斜め西族帝(田を経て信号線)パッ ド田に電気的に接続される。 【0021】なお、この実施例では、信号線(山は、 モリブデン(Mo)から成る第1金属膜(ED)と、アルミニウム(A1)から成る第2金属膜(ED)と、Moか ら成る第3金属膜(四の三層構造で構成される。 【0022】Aiの比抵抗率は、約3μm・cmであ り、従来のMo-W合金の比抵抗率約13.5μm·c 加と比べ著しく低抵抗である。したがって、従来の信号 線に比べてかなり細い西線を用いても信号データ波の変 形といった問題が生じない。なお、Alに他の元素を添 加した場合、銀や銅以外では一般に抵抗率が多少上昇す るが一般にはそれほど問題にならない。 【0023】この走査線(加)と信号線(加)との交点部分近傍には、TFT(加)を配置されている。また、 のTFT(IRCI接続されるITOから成る画案電極(B Id)、走査線(IIRCIを信号線(III)上に層間跨級製度(B を介して配置されている。この層間終疑度(図)とし ては、窒化シリコン膜や酸化シリコン膜等の無機能調度 あるいはアクリル系等の有機樹脂被膜で構成することが できるが、これら無機絶縁膜と有機樹脂被膜との多層膜 で構成することにより、表面平滑性並びに層間絶縁性は より一層向上される。 【0024】(TFT領域の構造)TFT(LD領域の構造について記明する。 【0025】各走査線(血は、隣り合う画表電極(血)の信号線(血に沿う端辺(血)(B)と重複するよう に細線状に延在される延在領域(旧を含む。画表電極 (図と、画素電極(図の対応する走査線(図の対し て前段の走査線(III)からの延在領域(III)との重領領 域(OS)は、図6に示すように、第1ゲート絶縁膜は 瓦 第2ゲート総製膜(四及び層間絶縁膜(四を介 して互いに重複され、この重複領域(OS)により補助 容量(Cs)が構成される。また、この実施例では、画 素電極(Bix 計段の走査線(W)自体とも第1ゲート絶 縁順(LD) 第2ゲート絶縁間(LD)及び層間を斜頂(2 た介して互いに重複され、この重複領域でも補助容量 (Cs)が構成される。 【0026】このアレイ基板(IDC) 対向する対向基板 (IDC) ガラス基板 (IDC) に配置され、TFT (ID) 領域、信号線(山及び走面線(山)と画素電極(山)と

の間質を遮光するマトリクス状の樹脂性の遮光膜の を含む。また、画表電極(取に対応する領域には、そ れそれ赤(R)、緑(G)及び青(B)のカラーフィルタの砂質に置され、この上に透明電極材料から成る対 向電極の的管置されて構成される。 【0027】以上のように、この液晶表示装置(MO)アレイ基板(MD)によれば、信号線(MD)び走査線(M) と画素電極(図との間には、層間絶縁膜(図)あるい は第1及び第2ゲート絶縁順(瓜)(瓜及び層間絶縁 膜(図)がそれぞれ配置されているので、画案電極(ID)を各面線(ID)、(IIIX)に対して充分に近接、もしくは重 **畳して配置することができ、これにより高開口率化を実** 現することができる。 【0028】また、この実施例によれば、補助容量(Cs)が画表電極間と、この画表電極間と関接する 走査線(凹から延在される延在領域凹との間で形成 されるので、別途補助容量線等を配置する必要がなく、 層の高開口率化が可能となる。特に、この実施例で は、TFT仰は、走査線伽から信号線伽に沿 って導出される領域をゲート電極として構成されるた め、画素電極四は前段の走査線四自体にも重量さ せることができる。これにより、十分な補助容量(C S)の確保と高開口率化が同時に達成される。 【0029】そして、画表電極回と走査線回及び 延在領域四との間には、3種類の絶縁膜四、四 な図がそれぞれ積層配置されているので、本実施列 の構造に起因した層間ショート等の発生も極めて軽減さ 【0030】ところで、この実施例では、画素領域が、 対向基板の配に西書される遮光膜のではなくアレイ 基板(皿上の走査線(皿及びその延在領域(皿によ を依如しての走面深いしない。 って画定される。従って、アレイ基板のと対向基板のとの合わせ精度によらず、走面線のをパターニングする第1のマスクパターンと画表面をのとパタ ーニングする第5のマスクパターンとの合わせ精度によってのみ決定されるので、アレイ基板(M)との対向基 板のとの合わせずれを考慮して遮光鏡の呼音にマ ジンを設ける必要がないので、更なる高開口率の実現が 可能となる。 【0031】さらに、画素領域を画定するため、走面線 (山の延在領域(地を画素電極(山の信号線(山に 沿う端辺(BbXBbに沿って十分に延在させても、 の実施列によれば、画素電極(M)と走査線(M)の延在 領域(M)との間には第1ゲート絶縁類(M)及び第2ゲ ート絶縁朝東(四)の他に層間絶縁朝東(四)が回記されてい るので、生産性を損なうことなく補助容量(Cs)の大 幅な増大を抑えることができる。 【0032】また、図5に示すように、信号線(IIIの 輪部と低抵抗半導体膜(RA)及び半導体膜(IIIの輪部

が一致している。さらに詳しくは、信号線仰と走査

級(皿)との交差部には、必ず第1万至第2ケート絶縁 膜(10)、(11)の他に低抵抗半導体膜(18)及び半導体 膜(IDが積層されている。このため、各パターニング に際してマスクずれが生じても、信号線(ID)と走査線 伽との間の容量変動がなく、このため製品間で走査 線容量あるいは信号線容量の変動が軽減される。また、 信号線(四と走査線(凹との交差部における静電気 プロセス中でのゴミ、あるいは各絶針類(瓜)、(瓜)の ピンホールに起因する層間ショートも抑えられ、これに より高い製造歩留まりが確保できる。 【0033】さらに、図6に示すように、信号線皿 の輪郭と低抵抗半導体膜(BN及び半導体膜(DIO)輪 郭が一致しているので、従来の如く別工程でパターニングされるのとは異なり、各パターニングに際してマスク ずれが生じても、信号線伽と走査線伽の延在領域 伽との間に生じる容量変動も十分に抑えることがで 【0034】また、信号線伽と走査線伽の延在領域伽とを重畳、即5図6において信号線伽を介し か延在領域(凹との間には、各絶針膜(凹,凹)の 他に半導体膜(図が必ず配置されるので、静電気 ロセス中でのゴミ、あるいは各絶縁順位の ンホールに起因する層間ショートも抑えられ、これにより高い製造が留まりが確保できる。そして、このように信号線(m)と関接する画表電極(m)下に延在領域(m) 3を配する構成により、信号線(IDと画奏電極(BDとの間の容量結合)を正在領域(IDによってシールドさ れ、 画素電極(四の電位が信号線(四の電位によって 受ける影響を軽減できる。しかも、信号線凹と絶縁 膜(瓜)(瓜)との間に配置される半導体膜(瓜及び 低抵抗半導体膜(路)の輪導際が信号線(山の輪導際線 と一致している。これらの理由から、信号線(D)と画素電極(D)とを充分に近接西温することができ、これ により一層の高開口率化が達成される。 【0035】(走査線の外周部付近の構造)走査線低 か外周部付近の構造について、図1及び図3に基づい 【0036】走面線伽は、ガラス基板伽の一端辺 回納明に引出され、斜め西路路の四及び走面線パッ ド(四に導かれる下層層為賠が回途形成している。 【0037】斜め四路時が田記さおいては、走直線(III)から延在される下層西路時間(III)上には2層の絶縁弱負(B、(III)が積層色置されている。また、この2層の絶 緑膜(IB、(III)の上には、半導体被膜(IB)、低抵抗半 導体被膜(20及び信号線(100と同一工程で同一材料である上層直線時(15kb)積層され、この上層直線時(15kb) 4の上には層間終身膜(四が酒ご置されている。 【0038】そして、この斜め直移部(頭の基部にお

いては、一対を成す第1コンタクトホール(55)と第2 コンタクトホール(回とがそれぞれを線方向に沿って 近接して配置され、画表電極(III)と同一工程で同一材料である「TOからなる走面線接続層(III)によって走 査線(ய)から延在される下層西部部(地)と上層西部 部(四)とか第1コンタクトホール(四及び第2コン タクトホール(日を介して電気的に接続されている。 なお、第2コンタクトホール(Gdは、下層質別語呼回 aの主表面の一音陀露出するように2層の絶縁剥倒(ID) (II)、半導体被膜(II)、低抵抗半導体被膜(ID)及UF 上層的線部(西)を貫通する開口であって、第1コンタ クトホール(団は上層質誘発部(四)の主表面の一部を 露出するように層間絶縁膜(図を貫通する開口であ 【0039】また、走査線パッドのにおいては、やはり一対を成す第1コンタクトホールのと第2コン タクトホール(田とがそれぞれ西部泉方向に沿って近接 して配置され、画素電極(DDと同一工程で同一材料である!TOからなる走査線接続層(DDによって走査線 (IIIの下層質洗時所加)と上層質洗時の(Ei)とか第1 コンタクトホール(Ei)及び第2コンタクトホール(Ei) を介して電気的に接続されている。なお、第2コンタク トホール(氏は、上述した第2コンタクトホール(日 と同様に、下層高端の山の主表面の一部を露出する ように2層の終影膜(15,(117) 半導体被膜(13) 低 抵抗半導体被膜(四及び上層面的語)(医)を貫通する 開口であって、第1コンタクトホール(面は上述の第 コンタクトホール(団)と同様に上層質誘い(医)の 主表面の一部を露出するように層間終熱膜(例を貫通 する開口である。 【0040】これにより、走査線(皿の斜め西路路)の のは、互いに別工程でパターニングされる信号線の と同一材料で同一工程で作製される上層圏路線部(四)と走査線(皿)から延在される下層西路線部(四)との積層 構造で構成され、この2層によって斜め唇及線部(面の 基部と走査線)ペッド(図とが電気的に接続される。 【0041】このため、斜め西鷸部団において、上 層面流線部(四)または下層西流線部(凹)の一方が連続線し でも、他方が接続されているため、斜め西路線部(印で の断線不良が極めて軽減される。 【0042】 また、斜め配線部(面は、低抵抗材料で あるAI-Nd合金膜(MDよりなる下層配線部(Mb を含むため、十分な低抵抗化が図れる。 【0043】なお、この実施例では、第2コンタクトホ ール(Bの領域、即ち下層西線部(III)と走査線接続 層(III)との積層領域が主として走査線ペッド(IDの接 続領域として機能する。 【0044】(信号線の外周部附近の構造)信号線位 Oの外周部付近の構造について、図1及び図4に基づい

て説明する。

【0047】そして、この斜め西部部(Mの基部においては、一対を成す第1コンタクトホール(Mと第2コンタクトホール(Mと第2コンタクトホール(Mと第2正子で、) 「一日である「TOからなる信号線接続局の(Mによって信号線(M)から延在される上層西線部(M)の上下層西部 部(M)とが電気的に接続されている。なお、第2コンタクトホール(M)は、下層西路(部(M)の主表面の一部を露出するように2層の絶縁膜(M)、(M)、半導体被膜(M)、低抵抗半導体被膜(M)、近、半導体被膜(M)、低抵抗半導体被膜(M)、近、半導体被膜(M)、低抵抗半導体被膜(M)、近、半導体被膜(M)、低抵抗半導体被膜(M)のである。

【0049】これにより、斜め西路路の田においては、信号線(山から延在される上層西路路の田)と走 重線(山と同一工程で同一材料である下層西路路の田) おとが積層配置され、この2層によって、斜め西路路の田の基部と信号線パッド(田)とを電気的に接続している。

【0050】そのため、斜め酉為時(EDCこおいて、上層百為時部(ED)または下層百為時(ED)の一方が連続しても、他方が当続されているため、斜め酉為時(ED)に 断線不良が生じることが軽減される。 【0051】また、斜め酉為時(ED)は、低抵抗材料で あるA!-Nd合金順(III)よりなる下層西級部(III)を含むため、十分な低抵抗化が図れる。 【0052】なお、この実施例では、第2コンタクトホール(EIの領域、即ち下層西級部(IIII)と走査線接続 層(III)との積層領域が主として信号線パッド(EIIの接続) 続領域として機能する。

【0054】(アレイ基板の製造工程)次に、このアレイ基板(四の製造工程について、図7から図13を参照して詳細に説明する。

照して詳細に説明する。 【0055】(1)第1工程 ガラス基板(D)に、スパッタ法により、Al-Nd膜 (2モル%Nd)21を300nmの膜写、Mo膜22 を50nmの膜写に堆積させる。ここで、モル%は、原 子を要素粒子とするものであり、合金全体の原子数(モル数)に対する添加元素の原子数(モル数)の百分率である。

【0056】Mo膜22の膜厚としては、5~50nm,好ましくは5~30nmの間にあればよい。但し、5nm未満となるとAlのヒロックが抑えきれなくなる。一方、50nmを越えると、絶縁膜の段切れの問題が発生する。

る。一方、50nmを越えると、絶縁膜の段切れの問題が発生する。 【0057】A1合金順は、例えば、A1-Y(Yが2モル%)、A1-Gd(Gdが2モル%)、A1-Sc(Scが2モル%)等でも可能である。このA1合金膜はプラズマCVD法等の成膜により、熱処理効果を受け、不純物のみが結晶粒界付近に偏析して、A1原子の移動を妨げてヒロックの発生を防止している。多結晶中にも不純物は存在し、比抵抗を約30%程度上昇させる。

【0058】なお、アルミニウム合金が、Sc、Y、Nd、Sm、Gdのうち少なくとも2つを含んでいて、かつ、その添加元素の総卸が10モル%以下になるように

してもよい。
【0059】この積層膜上に、フォトリソグラフィを用いて走査線パターンと補助容量西線の一部を形成し、リン酸、酢酸、碳酸の混酸を用いてテーパー形成にエッチングし、走査線と補助容量西線パタターンを完成させる。【0060】これにより、ガラス基板(血上に480本の走査線(血)を作製すると共に、その一端辺(血)側において走査線(血)の斜め西線部(血)及び走査線パッド(四)を構成する下層西線部(血)及び信号線パッド(四)を構成する下層西線部(血)及び信号線パッド(四)を構成する下層西線部(血)をそれぞれ同時に作製する。

【0061】さらに、TFT領域では走査線(山)と一体で走査線(山)と直交する方向に導出されるゲート電極を作製する。また、走査線(山)のパターニングの際に走査線(山)と直交する方向に導出され、補助容量(Cs)を形成するための延在領域(山)と同時に作製しておく(図1参照)。

【0062】(2)第2工程 第1工程の後、図8に示すように、ガラス基板(IDを 300℃以上に加熱した後、常圧プラズマCVD法によ 9150nm厚の酸化シリコン膜(SiOx膜)から成 あ第1ゲート総縁膜(IDを堆積した後、さらに測圧プ ラズマCVD法により150nm厚の電化シリコン膜か ら成る第2ゲート総縁膜(ID及び200nm厚のa一S i:Hから成る半導体被膜(ID及び200nm厚の 位シリコン膜から成るチャネル保護被膜(IDを) に大気にさらすことなく成膜する。

【0063】ガラス基板四を300℃以上に加熱した後に成膜することで、絶縁耐圧が5×106V/cmの絶縁膜が得やすい。また、窒化膜であれば、上記両性に加え、光学ギャップが5eV以上のものが得やすい。【0064】Si0x膜の代わりに、ガラス基板四を300℃以上に加熱した後、熱CVD法によるSi0額を用いてもよい。このとき、熱処理が加わるため、Aligoヒロック発生が懸念されるが、Al合金とMoの効果で、ほとんどヒロックは抑制されている。

【0065】(3)第3工程 第2工程の後、図9に示すように、走査線(M)をマス クとした裏面露光技術により走査線(M)に自己整合的 にチャネル保護披膜(M)をパターニングし、さらに丁 FT領域に対応するように第2のマスクパターンを用い で露光し、現像、パターニング(第2のパターニング) を経て、島状のチャネル保護膜(M)を作製する。 【0066】(4)第4下程

【0066】(4)第4工程 第3工程の後、図10に示すように、良好なオーミックコンタクトが得られるように露出する半導体被膜(四 表面を 建築(HF)系容液で処理し、プラズマCVD法により不純物としてリンを含む30nm厚のnta-Si: Hから成る低抵抗半導体被膜(図を堆積する。さ うに、Moからなる第1金属膜(DDを25nm、Alからなる第2金属膜(DDを300nm、Moからなる第3金属膜(DDを50nmの厚さにこの順でスパッタリングにより運続して堆積することにより三層積層金属膜(DDを形成する。

【0067】第1及び第3金属膜(EM、医院形成するMo金属膜の膜厚としては、第1工程の走音線(II が解験の際と同様に、5~50 nm、好ましくは5~30 nmの間にあればよい。但し、5 nm未満となるとA1のヒロックが抑えきれなくなる。一方、50 nmを越えると、次工程の説明において述べるような終録膜の段切れの問題が発生する。

【0068】第1及び第3金属腺(四)(四は、金属Mo単体からなるもの以外に、Moを主体とする合金であっても良い。但し、タングステンを実質的に含まず熱プロセスによる影響を受けない程度に高融点である必要がある。ここで、Moを主体とする合金とは、Moを50モル%以上、好ましくは70モル%以上合む合金であり、好ましくは、チタン(Ti)、ジルコニウム(T)、ハフニウム(Hf)、バナジウム(V)、ネオブ(Nb)、タンタル(Ta)といった類似の性質のよって(Nb)、タンタル(Ta)といった類似の性質のあっても、エッチング残資を生成しないものであれば添加可能である。

【0069】第2金属膜は(MMは、Alを主体とした 金属層であってもAlを主体とする合金層であっても艮い。

【0070】金属A!単体からなる場合、成績がより容易となるものの耐ビロック性は非常に高いとは言えない。しかし、本実施別の積層構成では、この三層積層金属膜(20の形成後には高温プロセスを要する酸化シリコン生成の工程がなく保護発験膜としては比較的低温で生成できる窒化シリコンが用いられているため問題がない。これは、走査線(ゲート線)(111)の場合と異なる。

同様の効果が得られ、第1工程において説明したと同様、例えば、Al-Y(Yが2モル%)、Al-Gd (Gdが2モル%)、Al-Sc(Scが2モル%)、 Al-Sm(Smが2モル%)でも可能である。その他 使用可能な添加元素としては、次のものが挙げられる。 (i)ネオジム(Nd)又はその他の希土類元素、i)イットリウム(Y)又はその他の3(IIA)族元 素、(iii)ジルコニウム(Zr)又はその他の4(N A) 族元素、(w) タンタル (Ta) 又はその他の5 (VA) 族元素、(v) モリブデン (Mo) 又はその他の6(VA) 族元素、(v) 銅(Cu)又はその他の11 (IB) 族元素 (vii) ニッケル (Ni)、及び、 (wii)ホウ素(B)である。これらは、Alに比べて 高融点であり、合金中で上記のような偏析を生じると考 えられるものである。これら元素は単独でも組み合わせてもAlに対して添加可能であり、添加量はNdの場合 と同様、0.5~10モル%好ましくは1~3モル%で ある。数種を組み合わせて用いる場合には、添加量の総計がこの範囲内である。これら添加元素とA1のみとの合金が最も好ましいが、低抵抗率及び耐ヒロック性を損なわない範囲で他の元素を含むこともできる。このよう なAl合金中のAlの含量は70%以上、好ましくは8 0%以上、より好ましくは90%以上である。 【0072】なお、上記の様であると、低抵抗であるが 耐食性の小さいAleB線層とnta-Si:Hから成る 低抵抗半導体成膜(図との間には耐食性のMo層が配 されるため、Al西線層が電食を受けることがない。 【0073】(5)第5工程 第4工程の後、図11に示すように、第3のマスクパタ ーンを用いてソース電極(MD)、ドレイン電極(MD及び2400本の信号線(MDのパターンを露光、現像し た後、硝酸、酢酸、リン酸及び水の混合溶液を用いたウ エットエッチングにより三層積層金属膜低からなる これらソース電極(四等のパターンを形成する。続い て、TFTのコンタクト層をなす低抵抗半導体被損(2 3及び半導体被膜(地をSF& 塩化水素、及び酸素の 混合ガスを用いたプラズマエッチングによりパターン形 成する。この際、窒化シリコン膜から成る第1ゲート絶 縁膜(凹めるいは第2ゲート絶縁膜(凹)とチャネル保 護膜(図)とのエッチング選択比を制御することで、これらの層(図)(図)(四が一括してパターニングさ れる。(第3のパターニング)これにより、TFT領域 においては、半導体被膜(四) 低抵抗半導体膜(四) は、ソース電極(四) ドレイン電極(四)及び信号線(四)とを同一マスクに基づいて順次作製する。 【0074】走面線ペッド(四)及び斜め西路時間回の 基部においては、下層西熱部(血)上に沿って三層構造 膜(口をパターニングレて上層西線部(石)を形成 すると共に、上層西流泉部(近北沿って低抵抗半導体被 膜(図及び半導体被膜(凹を同一マスクに基づいて順

次パターニングする。これと同時に、上述した第2コンタクトホール(BA/BBに対応する上層BB/BB/BB a) 低抵抗半導体被膜(BI及び半導体被膜(BIPを貫通 する開口(成)(四)を作製する。 【0075】同様に、信号線パッド位及び斜め配線 部(E)の基部においても、下層西線部(E)上に沿って三層構造膜(E)をパターニングして信号線(E)から 延在される上層西路部 (四)を形成すると共に、 配納部(医)に沿って低抵抗半導体被膜(因及び半導 体被膜(旧を同一マスクに基づいて順次パターニング する。これと同時に、上述した第2コンタクトホール(1 84、165に対応する領域の上層質別部(25) 低抵抗 半導体被膜(四及び半導体被膜(田を貫通する開口(1 89、低冷作製する。 【0076】本工程のパターニングの後に、走査電子顕微鏡により表面状態を観察したがエッチング残査の発生は全く観察されなかった。一方、Al 西級の上面がMo 層によって覆われているため、Al金属面の高反射率によって露光精度が損なわれることはない。 【0077】 Alを主体とする層からなる第2金属膜(20をサンドイッチ状に挟み込む第1及び第3金属膜(1 201(226)Mo層であるため、通常のエッチング液 によっても適当にエッチング選択比を調整することにより三層積層金属膜(D)を一括してパターニングするこ とができる。特に、上記のような膜厚構成およびエッチ ング液の組成を選択することにより、エッチングされる 領域とされない領域との段差面の傾斜が通度に緩やかに なる。このため、段差面が急勾配である場合に起きる段 切れ、即ち、これらの上方の層に配された配線が段差面 を構切る個所で接続が不良又は不十分となるといった問 題が生じない。 【0078】尚、第1及び第3金属膜(図)、(図)が

クロム(Cr)又はチタン(Ti)層である場合には適当なエッチング媒体は全く見あたらない。また、Mo層 を用いているため、Cェ層を用いる場合のような廃夜処

理や環境汚染の問題が生じない。 【0079】ここでは、三層積層金属膜(ID)、低抵抗 半導体被膜(四及び半導体被膜(凹のパターニング は、ウエットエッチングとこれに続くドライエッチング との連続工程により行ったが、ドライエッチングのみ、 又は、ウエットエッチングのみにより行うこともでき

【0080】(6)第6工程 第5工程の後、この上に200 nm厚の窒化シリコン膜 から成る層間將器膜辺を堆積する。 【0081】そして、図12に示すように、第4のマス クパターンを用いて露光、現像し、ソース電極(四)に 対応する領域の一部の層間絶縁膜(四)を除去してドラ イエッチングによりコンタクトホール(四)を形成す

【0082】走面線ペッド(四及び斜め直路時间)の 基部においては、開口(西)、西記対応する第1及 び第2ゲート総報原(切と共に層間絶縁順(切を一括 して除去して第2コンタクトホール(風)のを形成 する(第4のパターニング)と同時に、第2コンタクト ホール(欧)丘傍の層間絶縁調真(四を除去して第 2コンタクトホール(風)(田と一対を成す第1コン タクトホール(B)(B)を作製する。 【0083】同時に、信号線パッド(B)及び斜め西線

部(BIの基部においては、開口(Bil)(BIR)で対応する第1及び第2ゲート絶影膜(II)と共に層間絶影質(I で一括して除去して第2コンタクトホール(BAG) のを形成すると同時に、第2コンタクトホール(M)(I 成近傍の層間熱熱霧原のを除去して第2コンタクトホ ール(欧)(田とそれぞれ一対を成す第1コンタクト ホール(曲)のを作製する。

【0084】(7)第7工程 第6工程の後、図13に示すように、この上に100 nm厚のITO膜をスパッターにより堆積し、第5のマス クパターンを用いて露光、現像、ドライエッチングによるパターニング(第5のパターニング)を経て、画素電 極(IDを作製する。ITO膜のパターニングも、ドラ イエッチングに代えてウエットエッチングであってもか まわない。

【0085】走査線パッド(822及び斜め電機部(300 基部においては、第1コンタクトホール(田)(田と 第2コンタクトホール(成)(田とを、それぞれ電気 的に接続するための走査線接続層(BDを形成し、これにより走査線(DD)と走査線パッド(DD)とは、下層配線 部(加)と上層質為路(四)の2層構造の斜め質為路(四) 知により電気的に接続される。

【0086】信号線パッド(四及び斜め配線部(国の 差部においても、第1コンタクトホール(B)(D)と 第2コンタクトホール(B)(D)とを、それぞれ電気 的に接続するための信号線接続層(DDを同時に形成 し、これにより信号線(DDと信号線接続)ペッド(図と は、下層西部時間的と上層西部時間はかって層構造の

は、「アロロのスロリロリン 「日日にのスロリロリン この目的に接続される。 【0087】(実施列の効果)以上のように、この実施例のアレイ基板によれば、基本構成を5枚のマスクにより、アレイ基板を作製することができる。即ち、画書電 極を最上層に図置し、これに伴い信号線、ソース、ドレイン電極と共に、半導体被膜等を同一のマスクパターンに基づいて順次パターニングすると共に、ソース電極と 画素電極との接続用のコンタクトホールの作製と共に、 信号線や走面線の接続端を露出するためのコンタクトホ - ルの作製を同時に行うことで、少ないマスク数で生産 性を向上でき、しかも製造歩留まりを低下させることも ない。

【0088】信号線及び走査線が低抵抗のAl層を含む

西線であるため、大画面化、高精細化に対しても表示画 面の開口率及び均一表示性を損なうことがない。特に、 これら西線がAIを主体とする層に積層される高融点層 を有するため、配線形成後に高温プロセスを経てもヒロ ックが生じない。また、この高融点層がMoといった金 **属によって形成されているため、実質上エッチング残査** を生成しない。

【0089】また、信号線及び走査線の各斜め西路管配 おいては、信号線を成す上層西線部と走面線を成す下層 **習識語との2層によって構成され、各斜め配象語の基部** と各パッドとを電気的に接続している。そのため、斜め 督説原部において、上層智念線部または下層智念線部の一方が 断線しても、他方が接続されているため、斜め四線倍砂が

断線することがない。 【0090】更に、斜め西線部は、少なくともAlを主 体とした低抵抗材料で構成される西線層を含むため、十

分な低抵抗化が図れる。

【0091】また、駆動I CのバンプやT CP等の電極 を接続するための信号線パッド及び走査線パッドは、実 質的に同一構成であるため、両者を同じ条件で接続する ことか可能となる。

[0092]

【発明の効果】以上に述べたように本発明によれば、エ ッチング残済やヒロックによる絶縁不良を十分に防止で また、本発明によれば、信号線階高級の抵抗率を著 しく低下させることができる。したがって、製品不良率 を低減することができ、高精細かつ高開口率の平面表示 装置を得ることができる。

【図面の簡単な説明】 【図1】図1は、本発明の一実施例のアレイ基板の一部 概略平面図である。 【図2】図2は、図1におけるA-A、線に沿って切断 した液晶表示装置の概略断面図である。 【図3】図3は、図1におけるB-B'線に沿って切断

した液晶表示装置の概略断面図である。 【図4】図4は、図1におけるC-C'線に沿って切断した液晶表示装置の概略断面図である。 【図5】図5は、図1におけるD-D'線に沿って切断

した液晶表示装置の概略断面図である。 【図6】図6は、図1におけるE-E'線に沿って切断

した液晶表示装置の概略断面図である。 【図7】図7は、図1におけるアレイ基板を製造する第

1工程を説明するための図である。 【図8】図8は、図1におけるアレイ基板を製造する第

2工程を説明するための図である。 【図9】図9は、図1におけるアレイ基板を製造する第


3工程を説明するための図である。


【図10】図10は、図1におけるアレイ基板を製造す る第4工程を説明するための図である。


【図11】図11は、図1におけるアレイ基板を製造す


る第5工程を説明するための図である。 【図12】図12は、図1におけるアレイ基板を製造する第6工程を説明するための図である。 【図13】図13は、図1におけるアレイ基板を製造する第7工程を説明するための図である。 【符号の説明】 110 信号線 111 走査線 112 薄膜トランジスタ 113 延在領域 115 第1網線膜


117 第2絡剝膜 120 半導体膜 125 1251 三層積層金属膜 第1金属膜 1252 第2金圍膜 1253 126a 第3金属膜 ドレイン電極 126b 131 ソース電極 画素重極 1110 Al-Nd合金膜 1111 Mo膜



































This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.